靜電不能被消除，只能被控制。

控制ESD的基本方法：

堵；

從機構上做好靜電的防護，用絕緣的材料把PCB板密封在外殼內，不論有多少靜電都不能到釋放到PCB上。

導；

有了ESD，迅速讓靜電導到PCB板的主GND上，可以消除一定能力的靜電。

對于非金屬外殼或有金屬背板的產品我來分析一下ESD問題；

重點分析非金屬外殼的內部電路及PCB的ESD的設計；

參考如下結構：（注意有的產品內部由金屬背板）

針對這些穿過電路板PCB的干擾：

（電場耦合和磁場耦合都存在系統無接地！）

一方面我們要規劃干擾在PCB上的路徑（注意這是在電路板-PCB布局布線是需要提前規劃的）；另一方面要盡量控制干擾的幅度。

注意有些產品外殼是非金屬結構；但系統內部為了產品的強度或者是為了應對EMC設計的需求會有金屬背板的設計！我們還要注意以下ESD路徑；

進行分析：干擾電流為何會穿越PCB？

一定是PCB電路板一邊的接口及連接線，輸入I/O接口及連接線引入了干擾，或者如上述看到產品的結構搭接&孔縫！干擾從內部電路，功能單元，系統走線流向大地！（系統參考接地板）如上面的兩圖示路徑！

絕大多數情況下，PCB電路板多邊有接口及連接線是常見情況；接口及連接線多，就會有測試整改難度的提高，無論系統有多復雜我們還是有對策的！

首先逐一插拔接口及連接線，看看拔掉哪個接口或連接線可以提高抗擾度。如果可以找得到影響抗擾度的連接線或接口，我們可以直接跨接電容，把干擾旁路掉。

這也是一種措施；在電路設計時我是推薦應用的！

在對應導線上套磁環可以減小干擾電流，也是措施之一。（我常用這種方法來指導客戶進行問題的判斷和分析！）

如果插拔接口或連接線沒有明確的發現，就要規劃干擾路徑也就避免或者減少流經敏感電路的干擾電流，例如避免干擾電流流經CPU/MCU&控制電路及晶振（振蕩器布局布線！）電路等；如上圖所示！

對于CPU/MCU，盡量使引腳處于高阻狀態，阻止干擾電流流入！

CPU/MCU的輸出引腳，要串電阻并旁路電容，切不可引腳直通外部電路！

即便沒有干擾信號，引腳直通也是不合理的，易引起CPU/MCU的故障損壞！

 

ESD引起的復位分析！

注意，看門狗復位也會導致軟件重啟機復位！

硬件復位主要是兩個源頭:

A.電源電壓過低，CPU內部電路產生了一個復位信號；

B.復位引腳上有一個復位脈沖信號注入。

1．CPU/MCU電源線布線合理，退耦電容適當布置，依靠ESD耦合過來的這點能量拉動電源到復位電平的可能性比較小，不作優先考慮。

2．復位引腳有干擾的情況比較多出現，優先考慮。

注意點:

a)復位電路引線是否過長；

b)復位電路是否形成大圈；

c)芯片復位引腳是否接一個小電容到就近地；

d)復位信號有沒有供其他芯片使用；

e)有沒有用專用復位芯片。

布局得當就不太容易產生硬復位，相對與重啟機還是比較容易處理的。

如果是a、b問題，則在輻射抗擾度測試時也會產生復位。

基本措施：

靠近CPU復位引腳切斷復位信號線串1~10KΩ電阻，復位引腳對地就近并1~10nF電容。相對來說，直接硬復位干擾還是比較容易處理的。

 

軟件方面：

需要確定的系統MCU/CPU-I/0口或控制信號受干擾引起誤動作的情況。

由于ESD是瞬態干擾，持續時間非常短，重復讀取控制信號狀態基本上就可以排除干擾。注意增加的濾波電路也有可能起反作用的；例外情況：磁珠與電容組合會展寬干擾電平，需要增加信號確認時間，對于需要快速響應的程序就要好好考慮一下！

A.確定的某個模擬量信號受干擾引起誤動作的情況;先用硬件的方法進判斷。

由于ESD是瞬態干擾，數字濾波程序運用排除最大最小值的辦法就可以排除干擾。

同樣，濾波電路會展寬干擾信號，造成連續采到幾個干擾信號，不能全部排除。

B.干擾引起硬復位的情況。主要有兩種情況會讓CPU/MCU復位，一個是復位引腳受干擾，另一個是電壓下降使上電判斷電路產生復位信號。

這些相對比較容易處理，增加電阻電容濾波、合理布線基本上可以解決問題。

C.比較難處理的是死機或者死機引起的看門狗復位。

可能是任何引腳引入干擾的干擾，需要逐一排除，由于很少是單一引腳引入干擾，處理起來比較麻煩，如果結構上或者外圍電路上沒有有效措施，電路板PCB布局布線重新做的可能性較大。PCB的關鍵問題點：過大的環路面積造成問題！！

D.軟件敏感性，引腳阻抗Flash芯片寫操作；ESD脈沖短，脈沖串也不長，未必與軟件敏感狀態重疊，所以測試驗證時要充分考慮這些情況。硬件設計可以提高干擾強度，一定要注意軟件敏感環節。

 

電路板PCB干擾機理分析

1.金屬構件是否會產生交大dv/dt，并耦合到臨近的敏感電路；

2.檢驗放電通路是否由于寄生電感因di/dt產生感性耦合到敏感電路；

3.ESD通常是同時存在dv/dt及di/dt，一般dv/dt更容易產生耦合；

4.共模電流預規劃措施不佳，讓較多共模干擾電流流經敏感電路；

5.敏感電路對地有較低共模阻抗，使較大共模干擾電流經由敏感電路流向地。

流經敏感電路的共模干擾電流不會消失，它同樣還要流回地，任何從敏感電路引出的導線都有可能是流經敏感電路的干擾電流流回地的途徑；

6.共模干擾電流在敏感電路產生差模才會引起干擾，敏感電路有較大的阻抗不平衡，使流經的共模干擾電流產生了差模電壓；

7.受干擾器件引腳阻抗過高；

8.器件受擾動作閾值過低；

9.振蕩器電路工作異常；軟件沒有能夠分離處理好瞬態干擾信號（或者是軟件算法有問題）；

 

對于系統為非金屬外殼的電子產品或者設備；靜電ESD對產品的裸露的金屬部分進行接觸放電同時對結構的縫隙進行非常高電壓的（>16KV）的空間放電時；系統內部就會是電場耦合和磁場耦合都存在復雜環境；走線環路面積是關鍵！！

我們要重點關注關鍵信號線的走線及環路面積的問題；如下圖說明：

PCB與外部產生電磁耦合

磁場： u0= 4Л*10^-7 感應電壓計算：磁場 &  電場

V=S× u0 ×ΔH/Δt      

H=I/（2 × Л ×D  ）

電場：

V=S× E × FMHZ /48電場下的頻率

我來進行一下實際的數據計算分析：如下圖

A.電場問題！參數實例說明

    è環路面積=20cm^2 測試場電壓為30V/m@150MHZ, 估算感應電壓？

V=0.0020*30*150/48

V=200mV

 

B.磁場問題！ESD-靜電放電的場影響

    è環路面積=2cm^2  離ESD測試電流（30A）的距離=50cm , Δt=1ns  

           H=I/（2 ×Л ×D  ）估算感應電壓？

Δt=1ns , H=I/（2×Л×D） =30/（2* Л *0.5）=10A/m

V=0.0002*4*Л*10^-7 * 10/(1*10^-9)

V=2.5V!

結論：

無接地系統對應強干擾環境PCB的布局布線的環路面積是設計的關鍵！！